{$cluname}

科伟奇论坛 » 业界新闻 » Altera:在深纳米领域前沿攻坚




‹‹上一主题 | 下一主题›› 查看 7725
发表一个新帖子 发表回复


标题 Altera:在深纳米领域前沿攻坚 在百度搜索本主题 [ 搜 ] [ 打印 ] [ 推荐 ] [收藏帖子] [ 收藏到新浪VIVI] [ 订阅 ]

yeah (附小一年级)
楼主   [点击复制本网址] [ 字体: ] [ 编辑 ] [ 报告 ] [评分]
Rank:1
Rank:1
UID 126
帖子 7
积分 15 点
金币 30 枚
魅力 12 度
注册 2009年12月19日



Altera:在深纳米领域前沿攻坚
“4 0 nm产品只是Altera在深纳米领域的一个开始。”

  对于Altera而言,在去年12月正式推出40nm FPGA产品似乎一扫其在65nm产品上的被动局面,目前,以Cyclone III、Stratix III为主的65nm产品已经是Altera的主流产品,以Stratix IV GX为代表的40nm产品已于2008年12月开始出货,28nm正在IC设计和技术开发阶段,而22nm的技术也开始进入规格的探讨阶段。Altera公司技术开发副总裁MojyChian认为,虽然领先竞争对手一年推出40nm产品,但这只是Altera在深纳米领域的一个开始,在接下来的阶段中,Altera将继续保持这一趋势。

  产品开发过程

  作为Febless公司,Altera平均每年通过150项专利。通常,他们的产品在流片之前的2年半到3年就已经开始同代工厂开始工艺方面的合作。Altera同TSMC建立了长达15年以上的合作伙伴关系,这一牢固的资源为他们带来了先进而稳定的系统工艺、流程和IP库,提高了设计效率,从芯片设计早期的技术定义到产品良率的改善,互动的关系发挥了重要作用。“首片40nm产品EP4SGX230的推出来之不易,它的推出绝不是一次运气。在此过程中,我们同TSMC一起,在包括功耗、ESD、有限设计规则、混合信号测试以及并行处理和产品开发上的系统研究方法等多个深纳米领域的难点进行合作,”Chian表示,“自去年9月首次流片到12月正式出货,我们同TSMC只花了几个月的时间进行认证并一次性通过了验证。”

  在EP4SGX230推出之前,Altera推出了一系列的测试芯片来验证其40nm设计理论的正确性,在硬件设计的同时,其工艺也会相应调整,所以二者必须同步进行,Altera将之称为“以目标为导向的开发流程”(Target Development)。在2005年第四季度推出首颗测试芯片之后,Altera在2007年第三季度推出了TC4-b——首颗完整的40nm FPGA测试芯片,与此同时,内置收发器的TC5测试芯片推出。“TC4-b为17mm ×17mm覆晶BGA封装,包含超过5亿个晶体管,它的诞生,将FPGA带入到一个新的阶段。”Chian表示,“虽然我们早在2007年就已经推出了完整的40nm FPGA测试芯片,但我们还是等到可以向客户提供完整的商用芯片时才正式对外宣布。”

  按照预先计划,Altera在2008年9月完成了EP4SGX230,并在当年12月向客户供货。EP4SGX230拥有10亿规模的晶体管, 230k逻辑单元(LE),带有36个工作速率高达8.5Gbps的嵌入式收发器,17 Mbits RAM以及1288个嵌入式乘法器。 它号称具有业界最高级的逻辑和连线体系结构以及Altera创新的可编程功耗技术。与EP4SGX230同属StratixIV GX系列的EP4SGX530则拥有高达20亿个晶体管,多达530k逻辑单元,逻辑容量是竞争对手的两倍以上,性能比竞争产品高出35%,它支持速率高达1067 MB的DDR3存储器接口,带有48个工作速率高达8.5 Gbps的收发器,20.3 MB RAM以及1040个嵌入式乘法器,足够支持开发新一代宽带通信系统。

  Stratix IV GX FPGA为PCIe Gen1和Gen2 (x1,x4和x8)提供4个硬核IP内核,支持多种协议,包括Serial RapidIO、千兆以太网、XAUI、CPRI(包括6G CPRI)、CEI 6G、GPON、SFI-5.1和Interlaken。Stratix IV GX是唯一能够满足PCIe Gen2和CEI 6G(对于Interlaken非常关键)等协议的FPGA。“虽然性能强大,但Stratix IV GX是目前业界功耗最低的高端FPGA,”Chian强调,“Altera独有的可编程功耗技术可针对每一个可编程逻辑阵列模块(LAB)、数字信号处理(DSP)模块和存储器模块而采用高速或者低功耗模式。不同于ASIC已经定义好关键路径因而容易实现低功耗,通用FPGA需要通过时序分析工具确定客户定义的关键路径并控制该路径中晶体管的门限电压值来降低功耗,门限电压值越高功耗越低速度越慢,可编程技术可以让客户根据实际应用来自行定义功耗。”Chian进一步表示,在65nm产品上,Altera做过对比,利用可编程技术功耗可以降低30%,速度可以提高25%。为了进一步降低成本和功耗,Stratix IV GX FPGA可向Altera基于收发器的HardCopy IV GX ASIC进行转换。据悉,2010年第一季度,HardCopy IV GX ASIC将正式出货。其他40nm产品出货计划分别是:今年第一季度推出带有11.3Gbps收发器的Stratix IV GT,第二季度推出带有3.75Gbps收发器的Arria II GX。“从应用来看,GT系列FPGA将用于40Gbps~100Gbps速率的高端路由器等传输领域,”Chian介绍,“GX系列则广泛应用于SATA、Serial RapidIO等中等速率要求的领域,而类似PCIe之类的应用,则是Arria。”

  另悉,在去年的6月和12月,Altera已经两次流片28nm工艺的测试芯片,同时,他们正在进行22nm工艺的研究,“22nm会有更多的挑战,包括第二代高k金属栅极、寄生电容/电阻挑战、光刻效果和电路布局、非硅通道(III-V族或Ge)以及多栅极晶体管等,”Chian表示,“我们依然会克服这些挑战,继续走在深纳米领域的前沿。”




此用户离线!
共计在线时长20分钟2009/12/19 9:14:09
[ 资料 ] [ 短信 ] [ 好友 ] [ 文集 ] [ 引用 ] [ 回复 ] 点击返回顶部

« 首页1 »1/共1页


查看积分策略说明快速回复你的内容
快捷回复标题 (选填) 快捷插入表情图标
验 证 码  点击获取验证码
快捷回复内容

自动复制

Powered by TEAM 2.0.5 Release - ACC © 2005 Team5 Studio All rights reserved